PATENT

Docket No.: 56937-094

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

Customer Number: 20277

Kazuyoshi NISHI

Confirmation Number:

Serial No.:

Group Art Unit:

Filed: October 03, 2003

Examiner:

For:

BIAS POTENTIAL GENERATING APPARATUS

CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop CPD Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicant hereby claims the priority of:

Japanese Patent Application No. P2002-292325, filed October 4, 2002

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Michael E. Togarty

Registration No. 36,139

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 MEF:mcw Facsimile: (202) 756-8087

Date: October 3, 2003 WDC99 821235-1.056937.0094



日本国特許庁 JAPAN PATENT OFFICE

56937 -094 K. NISHI October 3, 2003

McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年10月 4日

出願番号

Application Number:

特願2002-292325

[ST.10/C]:

[JP2002-292325]

出 願 人

Applicant(s):

松下電器産業株式会社

2003年 6月25日

特許庁長官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

5038440132

【あて先】

特許庁長官

殿

A S

【国際特許分類】

G02F 1/133

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

西 和義

【特許出願人】

【識別番号】

000005821

【氏名又は名称】

松下電器産業株式会社

【代理人】

【識別番号】

100086737

【弁理士】

【氏名又は名称】

岡田 和秀

【電話番号】

06-6376-0857

【手数料の表示】

【予納台帳番号】

007401

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9305280

【プルーフの要否】

要



【書類名】 明細書

【発明の名称】 バイアス電位発生回路

【特許請求の範囲】

【請求項1】 複数のバイアス電位を、各バイアス電位毎に設定された待機電位との間で切り換えて発生させるバイアス電位発生回路であって、

発生電位を前記待機電位から前記バイアス電位に復帰させる電位復帰部と、

前記電位復帰部の駆動制御を行う駆動制御部と、

を有し、

前記電位復帰部を各バイアス電位毎に設ける、

ことを特徴とするバイアス電位発生回路。

【請求項2】 請求項1に記載のバイアス電位発生回路において、

前記駆動制御部は、パルス波形信号に基づいて前記電位復帰部の駆動制御を行うものであり、

かつ前記駆動制御部は、前記パルス波形信号生成用のクロック信号を発生させる発振回路を有するものである、

ことを特徴とするバイアス電位発生回路。

【請求項3】 請求項1または2に記載のバイアス電位発生回路において、 前記電位復帰部の駆動時間を任意に設定する駆動時間設定部をさらに有する、 ことを特徴とするバイアス電位発生回路。

【請求項4】 請求項3に記載のバイアス電位発生回路において、

前記駆動制御部は、パルス波形信号に基づいて前記電位復帰部の駆動制御を行うものであり、

前記駆動時間設定部は、前記パルス波形信号のパルス波形幅の設定値を出力するレジスタである、

ことを特徴とするバイアス電位発生回路。

【請求項5】 請求項1または2に記載のバイアス電位発生回路において、 前記バイアス電位の復帰動作時に前記電位復帰部で用いる復帰電流を任意に設 定する電流設定部をさらに有することを特徴とするバイアス電位発生回路。

【請求項6】 請求項5に記載のバイアス電位発生回路において、

前記電位復帰部は、互いに並列接続されて前記復帰電流を発生させる複数のM OSトランジスタであり、

前記電流設定部は、前記MOSトランジスタそれぞれに対して導通制御信号を 個別に供給するものである、

ことを特徴とするバイアス電位発生回路。

), s/s

【請求項7】 請求項1ないし4のいずれかに記載のバイアス電位発生回路に おいて、

前記電位復帰部は、ゲート電位とドレイン電位とが短絡されることで閾値電圧 を発生させるMOSトランジスタを複数備えるとともにこれらMOSトランジス タが直列に接続されたものであり、

前記MOSトランジスタの設置数を変動させることで前記バイアス電位の復帰 動作で用いる復帰電圧を任意に設定可能とする、

ことを特徴とするバイアス電位発生回路。

【請求項8】 請求項1または2に記載のバイアス電位発生回路において、

前記バイアス電位と同等電位を有する基準電位を発生させる基準電位発生部を さらに有し、

前記駆動制御部は、前記発生電位が前記基準電位に到達しない期間は前記電位 復帰部を駆動させ、到達した時点で駆動を停止するものである、

ことを特徴とするバイアス電位発生回路。

【請求項9】 請求項1ないし4のいずれかに記載のバイアス電位発生回路に おいて、

前記バイアス電位と同等の電位を有する復帰電位を発生させる復帰電位発生部 をさらに有し、

かつ、前記電位復帰部は、前記バイアス電位の復帰動作時に前記発生電位を前 記復帰電位に短絡させるものである、

ことを特徴とするバイアス電位発生回路。

【請求項10】 バイアス電位を、待機電位との間で切り換えて発生させるバ イアス電位発生回路であって、

発生電位を前記待機電位から前記バイアス電位に復帰させる電位復帰部と、

前記電位復帰部の駆動制御を行う駆動制御部と、

前記電位復帰部の駆動時間を任意に設定する駆動時間設定部と、

を有することを特徴とするバイアス電位発生回路。

【請求項11】 請求項10に記載のバイアス電位発生回路において、

前記駆動制御部は、パルス波形信号に基づいて前記電位復帰部の駆動制御を行うものであり、

前記駆動時間設定部は、前記パルス波形信号のパルス波形幅の設定値を出力するレジスタである、

ことを特徴とするバイアス電位発生回路。

【請求項12】 バイアス電位を、待機電位との間で切り換えて発生させるバイアス電位発生回路であって、

発生電位を前記待機電位から前記バイアス電位に復帰させる電位復帰部と、

前記電位復帰部の駆動制御を行う駆動制御部と、

前記バイアス電位の復帰動作時に前記電位復帰部で用いる復帰電流を任意に設定する電流設定部とを、

・ 有することを特徴とするバイアス電位発生回路。

【請求項13】 請求項12に記載のバイアス電位発生回路において、

前記電位復帰部は、互いに並列接続されて前記復帰電流を発生させる複数のM OSトランジスタであり、

前記電流設定部は、前記MOSトランジスタそれぞれに対して導通制御信号を 個別に供給するものである、

ことを特徴とするバイアス電位発生回路。

【請求項14】 バイアス電位を、待機電位との間で切り換えて発生させるバイアス電位発生回路であって、

発生電位を前記待機電位から前記バイアス電位に復帰させる電位復帰部と、 前記電位復帰部の駆動制御を行う駆動制御部と、

を有し、

前記電位復帰部は、ゲート電位とドレイン電位とが短絡されることで閾値電圧 を発生させるMOSトランジスタを複数備えるとともにこれらMOSトランジス タが直列に複数接続されたものであり、

前記MOSトランジスタの設置数を変動させることで前記バイアス電位の復帰 動作で用いる復帰電圧を任意に設定可能とする、

ことを特徴とするバイアス電位発生回路。

【請求項15】 バイアス電位を、待機電位との間で切り換えて発生させるバイアス電位発生回路であって、

前記発生電位を前記待機電位から前記バイアス電位に復帰させる電位復帰部と

前記電位復帰部の駆動制御を行う駆動制御部と、

前記バイアス電位と同等電位を有する基準電位を発生させる基準電位発生部と

を有し、

前記駆動制御部は、前記発生電位が前記基準電位に到達しない期間は前記電位 復帰部を駆動させ、到達した時点で駆動を停止するものである、

ことを特徴とするバイアス電位発生回路。

【請求項16】 バイアス電位を、待機電位との間で切り換えて発生させるバイアス電位発生回路であって、

前記発生電位を前記待機電位から前記バイアス電位に復帰させる電位復帰部と

前記バイアス電位と同等の電位を有する復帰電位を発生させる復帰電位発生部と、

を有し、

前記電位復帰部は、前記バイアス電位の復帰動作時に前記発生電位を前記復帰 電位に短絡させるものである、

ことを特徴とするバイアス電位発生回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、液晶パネル等を駆動する駆動回路のバイアス電位を発生するバイア

ス電位発生回路であって、パワーセーブ時にオフさせ、パワーセーブ状態から動作状態に復帰させる時に高速に復帰させるバイアス電位発生回路に関するものである。

[0002]

【従来の技術】

近年、液晶パネルは携帯機器用途に用途が広がりつつあり、そのために消費電力の低減が強く要望されている。低消費電力化に対応するためには、液晶駆動回路において非表示期間であるブランキング期間時に出力回路を止め、定常電流をゼロにするパワーセーブ動作を行うのが効果的である。消費電力の低減を図るためには、頻繁にパワーセーブを行うのがより良いが、パワーセーブ後にすぐに駆動出力を行う必要がある。そのため、パワーセーブ状態から動作状態に高速に復帰させることが重要となる。

[0003]

以下に、パワーセーブ状態から動作状態に高速に復帰させることを可能とした 従来のバイアス電位発生回路と駆動出力回路について図9を参照して説明する。 図9は従来の液晶駆動回路用のバイアス電位発生回路とn出力の駆動出力回路と の回路図である。ここでは、液晶駆動出力数がn出力の場合を例にして説明する

[0004]

30はバイアス電位発生回路である。バイアス電位発生回路30は、Pチャネル型MOSトランジスタ2,5,7と、Nチャネル型MOSトランジスタ4,6,9,10と、抵抗3と、インバータ8と、制御回路31とにより構成される。バイアス電位発生回路30は、液晶駆動用のアンプ31(1)~31(n)内の定電流源のPチャネル型MOSトランジスタ用ゲート電位であるVIASPバイアス電位と、定電流源のNチャネル型MOSトランジスタ用ゲート電位であるバイアス電位VIASNとを出力する機能を有する。32(1)~32(n),33(1)~33(n)は配線容量を表す。

[0005]

次に、以上のように構成されたバイアス電位発生回路について、パワーセーブ

状態からの復帰動作について説明する。

[0006]

まず、動作状態では、パワーセーブ信号PSが非アクティブ状態(Low)であり、Pチャネル型MOSトランジスタ7とNチャネル型MOSトランジスタ9がオフしており、Nチャネル型MOSトランジスタ4はオンしている。また、制御回路31は高速復帰信号RTを非アクティブ状態(Low)にしてNチャネル型MOSトランジスタ10のゲート電位に供給する。高速復帰信号RTはクロック入力CLKと高速復帰元信号RT0とに基づいてパルス波形状に成形される。Nチャネル型MOSトランジスタ10は、高速復帰信号RT(非アクティブ状態)によりオフとなる。

[0007]

以上の状態になると、Pチャネル型MOSトランジスタ2と抵抗3とNチャネル型MOSトランジスタ4とによりバイアス電位VIASPが発生する。同様に、Pチャネル型MOSトランジスタ5とNチャネル型MOSトランジスタ6とによりバイアス電位VIASNが発生する。これらバイアス電位VIASP, VIASNは、液晶駆動用のアンプ31 (1) \sim 31 (n) に供給される。

[0008]

次に、パワーセーブ状態になると、パワーセーブ信号PSがアクティブ状態(High)になる。すると、Pチャネル型MOSトランジスタ7とNチャネル型MOSトランジスタ9がオンし、Nチャネル型MOSトランジスタ4がオフする。これにより、バイアス電位VIASPは"High"となり、Pチャネル型MOSトランジスタ5がオフし、バイアス電位VIASNは"Low"となる。すると、バイアス電位発生回路30内の定常電流は0になり、パワーセーブ状態となる。

[0009]

続いて、パワーセーブ状態から動作状態に移行すると、パワーセーブ信号PSが "L"になる。すると、Pチャネル型MOSトランジスタ7とNチャネル型MOSトランジスタ9がオフし、Nチャネル型MOSトランジスタ4がオンする。これにより、Pチャネル型MOSトランジスタ2と抵抗3とNチャネル型MOS

トランジスタ4とにより、バイアス電位VIASPが所定の電位に戻ろうとする。しかしながら、アンプ $31(1)\sim31(n)$ の入力容量と配線容量 $32(1)\sim32(n)$ とを放電する必要があるために、このままでは、バイアス電位VIASPが電位復帰するには時間がかかる。

[0010]

そこで、制御回路31は高速復帰信号RTをアクティブ状態(High)にしてNチャネル型MOSトランジスタ10のゲート電位に供給する。これにより、Nチャネル型MOSトランジスタ10は一定時間オン状態が維持される。そのため、バイアス電位VIASPはグランド側へ引っ張られることになって所定の電位に高速に戻る。

[0011]

このとき、バイアス電位VIASPが復帰することにより、Pチャネル型MOSトランジスタ5とNチャネル型MOSトランジスタ6とによりバイアス電位VIASNが所定の電位に復帰し、復帰動作が完了する(例えば、特許文献1参照。)。

[0012]

【特許文献1】

特許第3147079号明細書(全文参照)

[0013]

【発明が解決しようとする課題】

しかしながら、従来のバイアス電位発生回路では、バイアス電位を高速復帰させるには、まだ十分とはいえないという課題がある。以下、説明する。

[0014]

従来のバイアス電位発生回路では、Nチャネル型MOSトランジスタ1Oの働きによりバイアス電位VIISPを高速復帰させることが可能であるものの、Pチャネル型MOSトランジスタ5とNチャネル型MOSトランジスタ6とによる微小電流でバイアス電位VIASNを復帰させる構造となっている。そのため、Pンプ31 (1) ~ 3 1 (n) の入力容量と配線容量33 (1) ~ 3 3 (n) とを充電するのに時間がかかり、このことがバイアス電位VIASNの高速復帰を

妨げる要因となっている。

[0015]

また、従来のバイアス電位発生回路においては、温度や電源電圧等の変化に応じて高速復帰信号RTを最適に調整する必要がある。そうしないと、バイアス電位VIASPをグランド側へ引っ張りすぎたり、引っ張り足らなかったりし、消費電流の増加や復帰時間の遅延を起こしてしまう。これに対して、バイアス電位発生回路を高速復帰させるために必要となる高速復帰信号RTの信号形態(例えばパルス幅)は温度や電源電圧等の変化に応じて変動するという特徴がある。そのため、バイアス電位VIASPを高速復帰させるためには、高速復帰信号RTの信号形態をある条件での最適な値に決めて設計を行う必要がある。しかしながら、従来のバイアス電位発生回路では、高速復帰信号RTの信号形態を、高速に復帰するのに最適な状態に調整することはできなかった。

[0016]

本発明は、上記従来の課題を解決するものであり、バイアス電位を高速に復帰させることができるバイアス電位発生回路を提供することを目的とする。

[0017]

【課題を解決するための手段】

本発明の発明は、複数のバイアス電位を、各バイアス電位毎に設定された待機 電位との間で切り換えて発生させるバイアス電位発生回路であって、

発生電位を前記待機電位から前記バイアス電位に復帰させる電位復帰部と、

前記電位復帰部の駆動制御を行う駆動制御部と、

を有し、

前記電位復帰部を各バイアス電位毎に設ける、

ことに特徴を有している。

[0018]

これにより、バイアス電位毎に電位復帰動作を実施できるので、その復帰動作が確実となる。その結果、復帰時間の短縮化を図ることができる。

[0019]

なお、前記駆動制御部は、パルス波形信号に基づいて前記電位復帰部の駆動制

御を行うものであり、

かつ前記駆動制御部は、前記パルス波形信号生成用のクロック信号を発生させる発振回路を有するものであるのが好ましい。そうすれば、クロック信号を外部から入力させる端子を省略することができる。

[0020]

なお、前記電位復帰部の駆動時間を任意に設定する駆動時間設定部をさらに有するのが好ましい。そうすれば、バイアス電位発生回路を高速復帰させるために必要な電位復帰部の駆動時間が、温度や電源電圧等の変化に応じて変動したとしても、その変動に応じた駆動時間を調整することが可能となる。そのため、電源電圧変化や温度変化等が発生した場合においても、全てのバイアス電位を、過不足なくしかも高速に復帰させることが出来る。

[0021]

このような駆動時間の調整を具体的に可能とする構成としては次のようなものがある。すなわち、前記駆動制御部を、パルス波形信号に基づいて前記電位復帰部の駆動制御を行うものとする。そして、前記駆動時間設定部を、前記パルス波形信号のパルス波形幅の設定値を出力するレジスタとする。

[0022]

なお、前記バイアス電位の復帰動作時に前記電位復帰部で用いる復帰電流を任意に設定する電流設定部をさらに有するのが好ましい。そうすれば、バイアス電位発生回路を高速復帰させるために必要な復帰電流を、最適に調整することが可能となる。そのため、電源電圧変化や温度変化等が発生した場合においても、全てのバイアス電位を、過不足なくしかも高速に復帰させることが出来る。

[0023]

このような駆動電流の調整を具体的に可能とする構成としては次のようなものがある。すなわち、前記電位復帰部を、互いに並列接続されて前記復帰電流を発生させる複数のMOSトランジスタとする。そして、前記電流設定部を、前記MOSトランジスタそれぞれに対して導通制御信号を個別に供給するものとする。

[0024]

なお、前記電位復帰部は、ゲート電位とドレイン電位とが短絡されることで閾

値電圧を発生させるMOSトランジスタを複数備えるとともにこれらMOSトランジスタが直列に複数接続されたものであり、

前記MOSトランジスタの設置数を変動させることで前記発生電位を前記待機電圧から前記バイアス電位に復帰させる際に用いる復帰電圧を任意に設定可能とするのが好ましい。そうすれば、復帰電圧を任意に設定することが可能となる。これにより、電源電圧変化や温度変化等が発生した場合においても、全てのバイアス電位を、過不足なくしかも高速に復帰させることが出来る。

[0025]

なお、前記バイアス電位と同等電位を有する基準電位を発生させる基準電位発 生部をさらに有し、

前記駆動制御部は、前記発生電位が前記基準電位に到達しない期間は前記電位 復帰部を駆動させ、到達した時点で駆動を停止するものであるのが好ましい。そ うすれば、電源電圧変化や温度変化等が発生した場合においても、全てのバイア ス電位を、過不足なくしかも高速に復帰させることが出来る。

[0026]

なお、前記電位復帰部は、前記バイアス電位と同等の電位を有する復帰電位を 発生させる復帰電位発生部を有し、前記発生電位を前記待機電位から前記バイア ス電位に復帰させる際に前記発生電位を復帰電位に短絡させるものから構成する ことができる。そうすれば、電源電圧変化や温度変化等が発生した場合において も、停止状態から動作状態への復帰時に電位復帰部の駆動時間にかかわらず、全 てのバイアス電位を、過不足なくしかも高速に復帰させることが出来る。

[0027]

【発明の実施形態】

(第1の実施形態)

図1に本発明の第1の実施形態のバイアス電位発生回路の回路図を示す。本実施形態では、液晶駆動用であって液晶駆動出力数がn出力であるバイアス電位発生回路を例にして本発明を説明する。

[0028]

図1において、1はバイアス電位発生回路である。バイアス電位発生回路1は

、Pチャネル型MOSトランジスタ2,5,7,12とNチャネル型MOSトランジスタ4,6,9,10と抵抗3とインバータ8,13と制御回路11と発振回路14とレジスタ15Aとにより構成される。バイアス電位発生回路1は、液晶駆動用のアンプ31(1)~31(n)内の定電流源のPチャネル型MOSトランジスタ用ゲート電位であるバイアス電位VIASPと定電流源のNチャネル型MOSトランジスタ用ゲート電位であるバイアス電位VIASNとを出力する機能を有する。32(1)~32(n),33(1)~33(n)は配線容量を表す。

[0029]

制御回路11は、発振回路14が出力するクロック入力CLKに基づいてパルス波形状の高速復帰信号RTを出力する。制御回路11は、高速復帰信号RTのパルス幅をレジスタ15Aが出力する設定値に基づいて調整する。

[0030]

次に、以上のように構成されたバイアス電位発生回路1のパワーセーブ状態からの復帰動作を説明する。

[0031]

まず、動作状態では、パワーセーブ信号PSが非アクティブ状態(Low)であるため、Pチャネル型MOSトランジスタ7とNチャネル型MOSトランジスタ9がオフしており、Nチャネル型MOSトランジスタ4はオンしている。また、Nチャネル型MOSトランジスタ10は、制御回路11の出力信号である高速復帰信号RTが非アクティブ状態(Low)であるため、オフしている。同様に、Pチャネル型MOSトランジスタ12は、高速復帰信号NRTがアクティブ状態(High)であるためにオフしている。高速復帰信号NRTは、高速復帰信号NRTは、高速復帰信号NRTは、高速復帰信号RTがインバータ13により反転されることで生成される。

[0032]

このとき、Pチャネル型MOSトランジスタ2と抵抗3とNチャネル型MOSトランジスタ4との働きによってバイアス電位VIASPが発生する。同様に、Pチャネル型MOSトランジスタ5とNチャネル型MOSトランジスタ6との働きによってバイアス電位VIASNが発生する。これらバイアス電位VIASP、VIASNは、液晶駆動用のアンプ31(1)~31(n)に供給される。

[0033]

次に、パワーセーブ状態になると、パワーセーブ信号PSがアクティブ状態(High)になる。すると、Pチャネル型MOSトランジスタ7とNチャネル型MOSトランジスタ9とがオンし、Nチャネル型MOSトランジスタ4がオフする。これにより、バイアス電位VIASPは"High"となり、Pチャネル型MOSトランジスタ5がオフし、バイアス電位VIASNは"Low"となる。このようにして、バイアス電位VIASP,VIASNが待機電圧に移行するため、バイアス電位発生回路1内の定常電流は0になり、パワーセーブ状態となる

[0034]

続いて、パワーセーブ状態から動作状態に移行すると、パワーセーブ信号PSが非アクティブ状態(Low)になる。すると、Pチャネル型MOSトランジスタ7とNチャネル型MOSトランジスタ9がオフし、Nチャネル型MOSトランジスタ4がオンする。これにより、Pチャネル型MOSトランジスタ2と抵抗3とNチャネル型MOSトランジスタ4との働きによって、バイアス電位VIASPが所定の電位に戻ろうとする。

[0035]

しかしながら、アンプ $31(1)\sim31(n)$ の入力容量と配線容量 $32(1)\sim32(n)$ とを放電する必要があり時間がかかるために、このままでは、バイアス電位VIASPが所定の電位に復帰するには時間がかかる。

[0036]

そこで、制御回路11は、発振回路14から供給されるクロック入力CLKと高速復帰元信号RT0とに基づいてパルス波形の高速復帰信号RTをアクティブ状態(High)にする。制御回路11は、図2に示すように、高速復帰信号RTのパルス幅(アクティブ期間)をレジスタ15Aの設定値に応じて設定する。図2に示す例では、レジスタ15Aの設定値が1の場合には、高速復帰信号RTのパルス幅(アクティブ期間)をクロック入力CLKの1パルス幅に設定する。同様に、上記設定値が2の場合には、高速復帰信号RTのパルス幅(アクティブ期間)をクロック入力CLKの1パルス幅(アクティブ期間)をクロック入力CLKの2パルス幅に設定し、上記設定値が3の場合には期間)をクロック入力CLKの2パルス幅に設定し、上記設定値が3の場合には

、高速復帰信号RTのパルス幅(アクティブ期間)をクロック入力CLKの3パルス幅に設定する。

[0037]

これにより、レジスタ15Aの設定値を変動させることで、高速復帰信号RTのパルス幅(アクティブ期間)を任意に設定することができる。

[0038]

アクティブ状態 (High) になった高速復帰信号RTはNチャネル型MOSトランジスタ10のゲート電位に供給されて、トランジスタ10を一定時間オンさせる。そのため、バイアス電位VIASPはグランド側へ引っ張られることになり、これにより、バイアス電位VIASPは所定の電位に高速に復帰する。

[0039]

また、高速復帰信号RTがインバータ13で反転処理されることで、高速復帰信号NRTは非アクティブ状態(Low)になる。非アクティブ状態となった高速復帰信号NRTはPチャネル型MOSトランジスタ12のゲート電位に供給されて、トランジスタ12を一定時間オンさせる。そのため、バイアス電位VIASNは電源側へ引っ張られることになり、これにより、バイアス電位VIASNは所定の電位に高速に復帰する。

[0040]

本実施形態では、バイアス電位VIASPは、Nチャネル型MOSトランジスタ10の動作によって所定の電位に復帰し、バイアス電位VIASNは、Pチャネル型MOSトランジスタ12の動作によって所定の電位に復帰する。このように、バイアス電位それぞれに対応して復帰用のMOSトランジスタ10,12を設けているので、復帰に要する時間が短縮化される。

[0041]

バイアス電位発生回路1は、高速復帰信号RT,NRTのパルス幅を、レジスタ15Aの設定値に応じて可変させることが出来る。そのため、電源電圧等の条件変化に応じてレジスタ15Aの設定値を変動させることで、最適なパルス幅を選択することが出来る。その結果、バイアス電位発生回路1を高速復帰させるために必要なMOSトランジスタ10,12の駆動時間が、温度や電源電圧等の変

化に応じて変動したとしても、その変動に応じたMOSトランジスタ10,12 の駆動時間を設定することが可能となる。これにより、電源電圧変化や温度変化 等が発生した場合においても、バイアス電位VIASP,VIASNを、過不足 なくしかも高速に復帰させることが出来る。

[0042]

本実施形態は、Pチャネル型MOSトランジスタ12とNチャネル型MOSトランジスタ10とにより電位復帰部が構成され、発振回路14と制御回路11とインバータ13とにより駆動制御部が構成され、レジスタ15Aにより駆動時間設定部が構成される。

[0043]

なお、本実施形態でのNチャネル型MOSトランジスタ10とPチャネル型MOSトランジスタ12とは、Nチャネル型MOSトランジスタとPチャネル型MOSトランジスタを並列接続したCMOS型トランスファゲートでも良く、同様の効果が得られる。

[0044]

(第2の実施形態)

図3に本発明の第2の実施形態のバイアス電位発生回路の回路図を示す。本実施形態では、液晶駆動用であって液晶駆動出力数がn出力であるバイアス電位発生回路を例にして本発明を説明する。

[0045]

図3において、17はバイアス電位発生回路である。バイアス電位発生回路 17 では、17はバイアス電位発生回路 17 では、17はバイアス電位発生回路 17 では、17 で

[0046]

制御回路16は、発振回路14が出力するクロック入力CLKに基づいてパルス波形状の高速復帰信号RTを出力する。制御回路11は、高速復帰信号RT(1)~RT(k)の中からアクティブにする高速復帰信号RT(1)~RT(k)の数をレジスタ15Bが出力する設定値に基づいて調整する。

[0047]

次に、以上のように構成されたバイアス電位発生回路17のパワーセーブ状態 からの復帰動作を説明する。

[.0048]

まず、動作状態では、パワーセーブ信号PSが非アクティブ状態(Low)であるため、Pチャネル型MOSトランジスタ7とNチャネル型MOSトランジスタ9がオフしており、Nチャネル型MOSトランジスタ4はオンしている。また、Nチャネル型MOSトランジスタ10(1)~10(k)は、制御回路16の出力信号である高速復帰信号RT(1)~RT(k)が非アクティブ状態(Low)であるためオフしている。同様に、Pチャネル型MOSトランジスタ12(1)~12(k)は、高速復帰信号NRT(1)~NRT(k)がアクティブ状態(High)であるためにオフしている。高速復帰信号NRT(1)~NRT(k)がアクティブ状態(High)であるためにオフしている。高速復帰信号NRT(1)~NRT(k)は、高速復帰信号RT(1)~RT(k)がインバータ13(1)~13(k)により反転されることで生成される。

[0049]

このとき、Pチャネル型MOSトランジスタ2と抵抗3とNチャネル型MOSトランジスタ4との働きによって、バイアス電位VIASPが発生する。同様に、Pチャネル型MOSトランジスタ5とNチャネル型MOSトランジスタ6との働きによってバイアス電位VIASNが発生する。これらバイアス電位VIASP、VIASNは、液晶駆動用のアンプ31(1)~31(n)に供給される。

[0050]

次に、パワーセーブ状態になると、パワーセーブ信号PSがアクティブ状態(High)になる。すると、Pチャネル型MOSトランジスタ7とNチャネル型MOSトランジスタ9がオンし、Nチャネル型MOSトランジスタ4がオフする

。これにより、バイアス電位VIASPは"High"となり、Pチャネル型MOSトランジスタ5がオフし、バイアス電位VIASNは"Low"となる。このようにして、バイアス電位VIASP,VIASNは待機電圧に移行するため、バイアス電位発生回路17内の定常電流は0になり、パワーセーブ状態となる

[0051]

続いて、パワーセーブ状態から動作状態に移行すると、パワーセーブ信号PSが非アクティブ状態(Low)になる。すると、Pチャネル型MOSトランジスタ 7 とNチャネル型MOSトランジスタ 9 がオフし、Nチャネル型MOSトランジスタ 2 と抵抗3ジスタ 4 がオンする。これにより、Pチャネル型MOSトランジスタ 2 と抵抗3とNチャネル型MOSトランジスタ 4 との働きによって、バイアス電位VIASPが所定の電位に戻ろうとする。しかしながら、アンプ31(1)~31(n)の入力容量と配線容量32(1)~32(n)とを放電する必要があり時間がかかるために、このままでは、バイアス電位VIASPが電位復帰するには時間がかかる。

[0052]

そこで、制御回路 1 6 は、発振回路 1 4 から供給されるクロック入力 C L K と 高速復帰元信号 R T 0 とに基づいてパルス波形の高速復帰信号 R T (1) ~ R T (k) を アクティブ状態 (H i g h) にする。制御回路 1 6 は、図 4 に示すように、高速復帰信号 R T (1) ~ R T (k) の中からアクティブにする高速復帰信号 R T (1) ~ R T (k) の数をレジスタ 1 5 B の設定値に応じて設定する。図 4 に示す例では、レジスタ 1 5 B の設定値が 1 の場合には、高速復帰信号 R T (1) のみアクティブ (H i g h) にし、他の高速復帰信号 R T (2) ~ R T (k) は、非アクティブ (Low)にする。同様に、レジスタ 1 5 B の設定値が 2 の場合には、高速復帰信号 R T (1),(2) のみアクティブ (H i g h) にし、他の高速復帰信号 R T (3) ~ R T (k) は、非アクティブ (Low)にする。同様に、レジスタ 1 5 B の設定値が 3 の場合には、高速復帰信号 R T (1) ~ (3) のみアクティブ (H i g h) にし、他の高速復帰信号 R T (4) ~ R T (k) は、非アクティブ (Low)にする。

[0053]

これより、レジスタ15Bの設定値を変動させることで、アクティブ状態にする高速復帰信号RT(1)~RT(k)の数を任意に設定することができる。

[0054]

アクティブ状態になった高速復帰信号RT(1)~RT(k)はNチャネル型 MOShランジスタ10(1)~10(k)のゲート電位に供給されて、そのトランジスタ10(1)~10(k)だけを選択的に一定時間オンさせる。そのため、バイアス電位VIASPはグランド側へ引っ張られることになり、これにより、バイアス電位VIASPは所定の電位に高速に復帰する。

[0055]

また、高速復帰信号RT (1) ~RT (k) がインバータ13 (1) ~13 (k) で反転処理されることで、高速復帰信号NRT (1) ~NRT (k) は非アクティブ状態 (Low) になる。非アクティブ状態となった高速復帰信号NRT (1) ~NRT (k) はPチャネル型MOSトランジスタ12 (1) ~12 (k) のゲート電位に供給されて、トランジスタ12 (1) ~12 (k) を一定時間オンさせる。そのため、バイアス電位VIASNは電源側へ引っ張られることになり、これにより、バイアス電位VIASNは所定の電位に高速に復帰する。

[0056]

本実施形態では、バイアス電位VIASPは、Nチャネル型MOSトランジスタ10(1)~10(k)の動作によって所定の電位に復帰し、バイアス電位VIASNは、Pチャネル型MOSトランジスタ12(1)~12(k)の動作によって所定の電位に復帰する。このように、バイアス電位それぞれに対応して復帰用のMOSトランジスタ10(1)~10(k),12(1)~12(k)を設けているので、復帰に要する時間が短縮化される。

[0057]

バイアス電位発生回路 1 7 は、高速復帰信号RT(1)~RT(k)とNRT(1)~NRT(k)のうちの幾つをアクティブ状態にするかを、レジスタ 1 5 Bの設定値に応じて可変させることが出来る。そのため、電源電圧等の条件変化に応じてレジスタ 1 5 Bの設定値を変動させることで、アクティブ状態にする高

速復帰信号RT (1) ~RT (k) とNRT (1) ~NRT (k) の数を最適なものに選択することが出来る。

[0058]

アクティブ状態にする高速復帰信号RT (1) \sim RT (k) \sim LNRT (1) \sim NRT (k) の数の調整により、オンするPチャネル型MOSトランジスタ12 (1) \sim 12 (k) \sim NFヤネル型MOSトランジスタ10 (1) \sim 10 (k) の数を調整することができる。さらには、アクティブ状態にするPチャネル型MOSトランジスタ12 (1) \sim 12 (k) \sim NFヤネル型MOSトランジスタ10 (1) \sim 10 (k) の数の調整により、バイアス電位発生回路17の駆動電流を調整することができる。

[0059]

その結果、バイアス電位発生回路17を高速復帰させるために必要なMOSトランジスタ10,12の出力電流が、温度や電源電圧等の変化に応じて変動したとしても、その変動に応じたMOSトランジスタ10,12の出力電流を設定することが可能となる。これにより、電源電圧変化や温度変化等が発生した場合においても、バイアス電位VIASP,VIASNを、過不足なくしかも高速に復帰させることが出来る。

[0060]

[0061]

なお、本実施例でのNチャネル型MOSトランジスタ $10(1)\sim10(k)$ とPチャネル型MOSトランジスタ $12(1)\sim12(k)$ は、Nチャネル型MOSトランジスタとPチャネル型MOSトランジスタを並列接続したCMOS型トランスファゲートでも良く、同様の効果が得られる。

[0062]

(第3の実施形態)

図5に本発明の第3の実施形態のバイアス電位発生回路の回路図を示す。本実施形態では、液晶駆動用であって液晶駆動出力数がn出力であるバイアス電位発生回路を例にして本発明を説明する。

[0063]

[0064]

Nチャネル型MOSトランジスタ19 (1) ~19 (m) はそれぞれゲート電位とドレイン電位とが短絡される。これにより、Nチャネル型MOSトランジスタ19 (1) ~19 (m) はドレイン電位とソース電位間に閾値電圧VTNが生じるように構成される。各Nチャネル型MOSトランジスタ19 (1) ~19 (m) は互いに直列に接続されており、(グランド電位 + 閾値電圧VTN × m \leq バイアス電位VIASPの所定の電位)の関係になるように、トランジスタ19 (1) ~19 (m) の設置個数mが決められている。

[0065]

同様に、Pチャネル型MOSトランジスタ20(1)~20(p) はそれぞれ ゲート電位とドレイン電位とが短絡される。これによりPチャネル型MOSトランジスタ20(1)~20(p) はソース電位とドレイン電位間にPチャネル型 MOSトランジスタの閾値電圧VTPが生じるように構成される。各Pチャネル型 型MOSトランジスタ20(1)~20(p) は互いに直列に接続されており、

(電源電位 − 関値電圧 $|VTP| \times p \ge N$ バイアス電位VIASNの所定の電位)の関係になるように個数pが決められている。

[0066]

次に、以上のように構成されたバイアス電位発生回路18のパワーセーブ状態 からの復帰動作を説明する。

[0067]

まず、動作状態では、パワーセーブ信号PSが非アクティブ状態(Low)であるため、Pチャネル型MOSトランジスタ7とNチャネル型MOSトランジスタ9がオフしており、Nチャネル型MOSトランジスタ4はオンしている。また、Nチャネル型MOSトランジスタ10は、制御回路11の出力信号である高速復帰信号RTが非アクティブ状態(Low)であるためにオフしている。同様に、Pチャネル型MOSトランジスタ12は、高速復帰信号NRTがアクティブ状態(High)であるためにオフしている。高速復帰信号NRTは、高速復帰信号RTがインバータ13により反転されることで生成される。

[0068]

このとき、Pチャネル型MOSトランジスタ2と抵抗3とNチャネル型MOSトランジスタ4との働きによってバイアス電位VIASPが発生する。同様に、Pチャネル型MOSトランジスタ5とNチャネル型MOSトランジスタ6との働きによってバイアス電位VIASNが発生する。これらバイアス電位VIASP、VIASNは、液晶駆動用のアンプ31(1)~31(n)に供給される。

[0069]

次に、パワーセーブ状態になると、パワーセーブ信号PSがアクティブ状態(High)になる。すると、Pチャネル型MOSトランジスタ7とNチャネル型MOSトランジスタ9がオンし、Nチャネル型MOSトランジスタ4がオフする。これにより、バイアス電位VIASPは"High"となり、Pチャネル型MOSトランジスタ5がオフし、バイアス電位VIASNは"Low"となる。このようにして、バイアス電位VIASP,VIASNは待機電圧に移行するため、バイアス電位発生回路18内の定常電流は0になり、パワーセーブ状態となる

[0070]

続いて、パワーセーブ状態から動作状態に移行すると、パワーセーブ信号PS

が非アクティブ状態(Low)になる。すると、Pチャネル型MOSトランジスタ7とNチャネル型MOSトランジスタ9がオフし、Nチャネル型MOSトランジスタ4がオンする。これにより、Pチャネル型MOSトランジスタ2と抵抗3とNチャネル型MOSトランジスタ4との働きによって、バイアス電位VIASPが所定の電位に戻ろうとする。しかしながら、アンプ31(1)~31(n)の入力容量と配線容量32(1)~32(n)とを放電する必要があり時間がかかるために、このままでは、バイアス電位VIASPが電位復帰するには時間がかかる。

[0071]

そこで、制御回路11は、発振回路14から供給されるクロック入力CLKと高速復帰元信号RTOとに基づいてパルス波形の高速復帰信号RTをアクティブ状態(High)にする。制御回路11は、高速復帰信号RTのパルス幅をレジスタ15Aの設定値に応じて設定する。これにより、レジスタ15Aの設定値を変動させることで、高速復帰信号RTのパルス幅を任意に設定することができる

[0072]

アクティブ状態になった高速復帰信号RTはNチャネル型MOSトランジスタ 10のゲート電位に供給されて、トランジスタ10を一定時間オンさせる。そのため、バイアス電位VIASPはグランド側へ引っ張られることになり、これにより、バイアス電位VIASPは所定の電位に高速に復帰する。

[0073]

また、高速復帰信号RTがインバータ13で反転処理されることで、高速復帰信号NRTは非アクティブ状態(Low)になる。非アクティブ状態(Low)となった高速復帰信号NRTはPチャネル型MOSトランジスタ12のゲート電位に供給されて、トランジスタ12を一定時間オンさせる。そのため、バイアス電位VIASNは電源側へ引っ張られることになり、これにより、バイアス電位VIASNは所定の電位に高速に復帰する。

[0074]

本実施形態では、バイアス電位VIASPは、Nチャネル型MOSトランジス

タ10の動作によって所定の電位に復帰し、バイアス電位VIASNは、Pチャネル型MOSトランジスタ12の動作によって所定の電位に復帰する。このように、バイアス電位それぞれに対応して復帰用のMOSトランジスタ10,12を設けているので、復帰に要する時間が短縮化される。

[0075]

バイアス電位発生回路18は、高速復帰信号RT,NRTのパルス幅を、レジスタ15Aの設定値に応じて可変させることが出来る。そのため、電源電圧等の条件変化に応じてレジスタ15Aの設定値を変動させることで、最適なパルス幅を選択することが出来る。その結果、バイアス電位発生回路18を高速復帰させるために必要なMOSトランジスタ10,12の駆動時間が、温度や電源電圧等の変化に応じて変動したとしても、その変動に応じたMOSトランジスタ10,12の駆動時間を設定することが可能となる。これにより、電源電圧変化や温度変化等が発生した場合においても、バイアス電位VIASP,VIASNを、過不足なくしかも高速に復帰させることが出来る。

[0076]

さらには、Nチャネル型MOSトランジスタ19(1)~19(m)やPチャネル型MOSトランジスタ20(1)~20(p)は、構成するトランジスタそれぞれが互いに直列に接続されており、(グランド電位 + 閾値電圧VTN × m ≦ バイアス電位VIASPの所定の電位)、(電源電位 - 閾値電圧 VTP | × p ≧ バイアス電位VIASNの所定の電位)の関係になるようにトランジスタの設置個数m,pが決められている。そのため、トランジスタの設置個数m,pを任意に設定することで、バイアス電位(発生電位)を待機電圧から所定のバイアス電位に復帰させる際に用いる復帰電圧を任意に設定することが可能となる。これにより、電源電圧変化や温度変化等が発生した場合においても、全てのバイアス電位を、過不足なくしかも高速に復帰させることが出来る。

[0077]

本実施形態は、Nチャネル型MOSトランジスタ1O,19 (1) \sim 19 (m) とpチャネル型MOSトランジスタ12,20 (1) \sim 20 (p) とにより電

位復帰部が構成され、発振回路14と制御回路11とインバータ13とにより駆動制御部が構成され、レジスタ15Aにより駆動時間設定部が構成される。

[0078]

なお、本実施形態でのNチャネル型MOSトランジスタ10とPチャネル型MOSトランジスタ12とは、Nチャネル型MOSトランジスタとPチャネル型MOSトランジスタを並列接続したCMOS型トランスファゲートでも良く、同様の効果が得られる。

[0079]

(第4の実施形態)

図6に本発明の第4の実施形態のバイアス電位発生回路の回路図を示す。本実施形態では、液晶駆動用であって液晶駆動出力数がn出力であるバイアス電位発生回路を例にして本発明を説明する。

[0080]

図6において、22はバイアス電位発生回路である。バイアス電位発生回路22は、Pチャネル型MOSトランジスタ2,5,7,12とNチャネル型MOSトランジスタ4,6,9,10と抵抗3とインバータ8,13とコンパレータ23と基準電位発生回路24とにより構成される。バイアス電位発生回路22は、液晶駆動用のアンプ31(1)~31(n)内の定電流源のPチャネル型MOSトランジスタ用ゲート電位であるバイアス電位VIASPと定電流源のNチャネル型MOSトランジスタ用ゲート電位であるバイアス電位VIASNとを出力する機能を有する。32(1)~32(n)、33(1)~33(n)は配線容量を表す。

[0081]

基準電位発生回路 24 は、Pチャネル型MOSトランジスタ 25,26 とNチャネル型MOSトランジスタ 28 と抵抗 27 とにより構成される。基準電位発生回路 24 は、動作時の定常状態において(VIASP \leq VBP)となる基準電位VBPを発生する機能を有する。

[0082]

コンパレータ23は正極入力電位と負極入力電位とを比較し、(正極入力電位

> 負極入力電位)時にNチャネル型MOSトランジスタ10をオンし、(正極入力電位 ≦ 負極入力電位)時にNチャネル型MOSトランジスタ10をオフする機能を有する。

[0083]

次に、以上のように構成されたバイアス電位発生回路 2 2 のパワーセーブ状態 からの復帰動作を説明する。

[0084]

まず、動作状態では、パワーセーブ信号PSが非アクティブ状態(Low)であり、Pチャネル型MOSトランジスタ7,25とNチャネル型MOSトランジスタ9がオフしており、Nチャネル型MOSトランジスタ4,28はオンしている。また、Nチャネル型MOSトランジスタ10は、コンパレータ23の出力信号である高速復帰信号RTが非アクティブ状態(Low)であるためにオフしている。同様に、Pチャネル型MOSトランジスタ12は、コンパレータ23が高速復帰信号RTを反転することで生成される高速復帰信号NRTがアクティブ状態(High)であるためにオフしている。

[0085]

このとき、Pチャネル型MOSトランジスタ2と抵抗3とNチャネル型MOSトランジスタ4との働きによって、バイアス電位VIASPが発生する。同様に、Pチャネル型MOSトランジスタ5とNチャネル型MOSトランジスタ6との働きによってバイアス電位VIASNが発生する。これらバイアス電位VIASP、VIASNは、液晶駆動用のアンプ31(1)~31(n)に供給される。

[0086]

次に、パワーセーブ状態になると、パワーセーブ信号PSがアクティブ状態(High)になる。すると、Pチャネル型MOSトランジスタ7,25とNチャネル型MOSトランジスタ9がオンし、Nチャネル型MOSトランジスタ4,28がオフする。これにより、バイアス電位VIASPと基準電位VBPとは"High"となり、Pチャネル型MOSトランジスタ5がオフし、バイアス電位VIASP、VIASNは"Low"となる。このようにして、バイアス電位VIASP、VIASNは待機電圧に移行するため、バイアス電位発生回路22内の定常電流は0

になり、パワーセーブ状態となる。

[0087]

続いて、パワーセーブ状態から動作状態に移行すると、パワーセーブ信号 PS が非アクティブ状態(Low)になる。すると、Pチャネル型MOSトランジスタ 7,25とNチャネル型MOSトランジスタ 9 がオフし、Nチャネル型MOSトランジスタ 4,28 がオンする。これにより、Pチャネル型MOSトランジスタ 26と抵抗 27とNチャネル型MOSトランジスタ 28との働きによって、基準電位 VBPは所定の電位に戻る。

[0088]

このとき同時に、Pチャネル型MOSトランジスタ2と抵抗3とNチャネル型MOSトランジスタ4との働きによって、バイアス電位VIASPが所定の電位に戻ろうとする。しかしながら、Pンプ31 (1) \sim 31 (n) の入力容量と配線容量32 (1) \sim 32 (n) とを放電する必要があり時間がかかるために、このままでは、バイアス電位VIASPが所定の電位に復帰するには時間がかかる

[0089]

しかしながら、ここで、コンパレータ23は (VIASP > VBP) であることを検出して高速復帰信号RTをアクティブ状態 (High) にする。アクティブ状態にされた高速復帰信号RTは、Nチャネル型MOSトランジスタ10のゲート電位に供給されてトランジスタ10をオンさせる。そのため、バイアス電位VIASPはグランド側へ引っ張られることになり、これにより、バイアス電位VIASPは所定の電位に高速に復帰する。

[0090]

このとき、同時に、インバータ13がアクティブ(High)状態の高速復帰信号RTを反転処理することで、非アクティブ(Low)状態の高速復帰信号RRTが生成される。生成された非アクティブ状態の高速復帰信号NRTはPチャネル型MOSトランジスタ12のゲート電位に供給されてトランジスタ12を一定時間オンさせる。そのため、バイアス電位VIASNは電源側へ引っ張られることになり、これにより、バイアス電位VIASNは所定の電位に高速に復帰す

る。

[0091]

そして、バイアス電位 V I A S P が所定の電位に高速に復帰して、コンパレータ23が (V I A S P \leq V B P) になったことを検出すると、コンパレータ23は高速復帰信号 R T を非アクティブ状態(L o w)にする。非アクティブにされた高速復帰信号 R T は、N チャネル型M O S h ランジスタ 1 O のゲート電位に供給されてh ランジスタ 1 O をオフさせる。

[0092]

一方、インバータ13は、コンパレータ23によって非アクティブ状態(Low)にされた高速復帰信号RTを反転処理することで、高速復帰信号NRTをアクティブ状態(High)にする。アクティブ状態にされた高速復帰信号NRTはNチャネル型MOSトランジスタ12のゲート電位に供給されてトランジスタ10をオフさせる。これにより、高速復帰動作の一動作が完了する。

[0093]

本実施形態は、Pチャネル型MOSトランジスタ12とNチャネル型MOSトランジスタ10とにより電位復帰部が構成され、基準電位発生回路24により基準電位発生部が構成され、コンバータ23により駆動制御部が構成される。

[0094]

本実施形態では、基準電位を生成したうえで、発生させたバイアス電位VIASPと基準電位とを比較して、Pチャネル型MOSトランジスタ12やNチャネル型MOSトランジスタ10からなる電位復帰部の駆動時間を制御する。そのため、電源電圧変化や温度変化等が発生した場合においても、全てのバイアス電位を、過不足なくしかも高速に復帰させることが出来る。

[0095]

なお、本実施形態でのNチャネル型MOSトランジスタ10とPチャネル型MOSトランジスタ12は、Nチャネル型MOSトランジスタとPチャネル型MOSトランジスタを並列接続したCMOS型トランスファゲートでも良く、同様の効果が得られる。

[0096]

(第5の実施形態)

図7に本発明の第5の実施形態のバイアス電位発生回路の回路図を示す。本実施形態では、液晶駆動用であって液晶駆動出力数がn出力であるバイアス電位発 生回路を例にして本発明を説明する。

[0097]

図7において、29はバイアス電位発生回路である。バイアス電位発生回路29は、Pチャネル型MOSトランジスタ2,5,7,12とNチャネル型MOSトランジスタ4,6,9,10と抵抗3とインバータ8とコンパレータ23,40と基準電位発生回路24,41とにより構成される。バイアス電位発生回路29は、液晶駆動用のアンプ31(1)~31(n)内の定電流源のPチャネル型MOSトランジスタ用ゲート電位であるバイアス電位VIASPと定電流源のNチャネル型MOSトランジスタ用ゲート電位であるバイアス電位VIASNとを出力する機能を有する。32(1)~32(n),33(1)~33(n)は配線容量を表す。

[0098]

基準電位発生回路 24 は、P チャネル型MOSトランジスタ 25 , 26 とNチャネル型MOSトランジスタ 28 と抵抗 27 とにより構成される。基準電位発生回路 24 は、動作時の定常状態において($VIASP \leq VBP$)となる基準電位 VBP を発生する機能を有する。

[0099]

[0100]

コンパレータ23は正極入力電位と負極入力電位とを比較し、(正極入力電位 > 負極入力電位)時にNチャネル型MOSトランジスタ10をオンし、(正極入力電位 ≦ 負極入力電位)時にNチャネル型MOSトランジスタ10をオフする機能を有する。

[0101]

コンパレータ40は正極入力電位と負極入力電位とを比較し、(正極入力電位 < 負極入力電位)時にPチャネル型MOSトランジスタ12をオンし、(正 極入力電位 ≥ 負極入力電位)時にPチャネル型MOSトランジスタ12をオ フする機能を有する。

[0102]

次に、以上のように構成されたバイアス電位発生回路29のパワーセーブ状態 からの復帰動作を説明する。

[0103]

まず、動作状態では、パワーセーブ信号PSが非アクティブ状態(Low)であるため、Pチャネル型MOSトランジスタ7,25とNチャネル型MOSトランジスタ9,44がオフしており、Nチャネル型MOSトランジスタ4,28はオンしている。また、Nチャネル型MOSトランジスタ10は、コンパレータ23の出力信号である高速復帰信号RTが非アクティブ状態(Low)であるため、オフしている。同様に、Pチャネル型MOSトランジスタ12は、コンパレータ40の出力信号である高速復帰信号NRTが非アクティブ状態(Low)であるためにオフしている。

[0104]

このとき、Pチャネル型MOSトランジスタ2と抵抗3とNチャネル型MOSトランジスタ4との働きによって、バイアス電位VIASPが発生する。同様に、Pチャネル型MOSトランジスタ5とNチャネル型MOSトランジスタ6との働きによってバイアス電位VIASNが発生する。これらバイアス電位VIASP、VIASNは、液晶駆動用のアンプ31(1)~31(n)に供給される。

[0105]

次に、パワーセーブ状態になると、パワーセーブ信号PSがアクティブ状態(High)になる。すると、Pチャネル型MOSトランジスタ7,25とNチャネル型MOSトランジスタ9,44がオンし、Nチャネル型MOSトランジスタ4,28がオフする。これにより、バイアス電位VIASPと基準電位VBPは"High"となり、Pチャネル型MOSトランジスタ5,42がオフし、バイ

アス電位VIASNと基準電位VBNは"Low"となる。このようにして、バイアス電位VIASP,VIASNは待機電圧に移行するため、バイアス電位発生回路29内の定常電流はOになり、パワーセーブ状態となる。

[0106]

続いて、パワーセーブ状態から動作状態に移行すると、パワーセーブ信号PSが非アクティブ状態(Low)になる。すると、Pチャネル型MOSトランジスタ7,25とNチャネル型MOSトランジスタ9,44がオフし、Nチャネル型MOSトランジスタ4,28がオンする。これにより、Pチャネル型MOSトランジスタ26と抵抗27とNチャネル型MOSトランジスタ28との働きによって、基準電位VBPは所定の電位に戻る。このとき同時に、Pチャネル型MOSトランジスタ42とNチャネル型MOSトランジスタ43との働きによって、基準電位VBNは所定の電位に戻る。

[0107]

このとき同時に、Pチャネル型MOSトランジスタ2と抵抗3とNチャネル型MOSトランジスタ4の働きによって、バイアス電位VIASPが所定の電位に戻ろうとする。しかしながら、アンプ $31(1)\sim31(n)$ の入力容量と配線容量 $32(1)\sim32(n)$ とを放電する必要があり時間がかかるために、このままでは、バイアス電位VIASPが所定の電位に復帰するには時間がかかる。

[0108]

しかしながら、ここで、コンパレータ23は (VIASP > VBP) であることを検出して高速復帰信号RTをアクティブ状態 (High) にする。アクティブ状態にされた高速復帰信号RTは、Nチャネル型MOSトランジスタ10 のゲート電位に供給されてトランジスタ10をオンさせる。そのため、バイアス電位VIASPはグランド側へ高速に引っ張られることになり、これにより、バイアス電位VIASPは所定の電位に高速に復帰する。

[0109]

そして、バイアス電位 V I A S P が所定の電位に高速に復帰して、コンパレータ 2 3 が(V I A S P \leq V B P)になったことを検出すると、コンパレータ 2 3 は高速復帰信号 R T を非アクティブ状態(L o w)にする。非アクティブ状

態にされた高速復帰信号RTは、Nチャネル型MOSトランジスタ10のゲート電位に供給されてトランジスタ10をオフさせる。

[0110]

このとき同時に、コンパレータ40は(VIASN < VBN)であることを検出して高速復帰信号NRTを非アクティブ状態(Low)にする。非アクティブ状態にされた高速復帰信号NRTは、Pチャネル型MOSトランジスタ12のゲート電位に供給されてトランジスタ12をオンさせる。そのため、バイアス電位VIASNは電源側へ高速に引っ張られることになり、これにより、バイアス電位VIASNは所定の電位に高速に復帰する。

[0111]

そして、バイアス電位 V I A S N が所定の電位に高速に復帰して、コンパレータ40が(V I A S N \ge V B N)になったことを検出すると、コンパレータ40は高速復帰信号 N R T をアクティブ状態(H i g h)にする。アクティブ状態にされた高速復帰信号 N R T は、P チャネル型M O S トランジスタ 1 2 のゲート電位に供給されてトランジスタ 1 2 をオフさせる。

[0112]

本実施形態は、Pチャネル型MOSトランジスタ12とNチャネル型MOSトランジスタ10とにより電位復帰部が構成され、基準電位発生回路24,41により基準電位発生部が構成され、コンバータ23,40により駆動制御部が構成される。

[0113]

本実施形態では、基準電位を生成したうえで、発生させたバイアス電位VIASPと基準電位とを比較して、Pチャネル型MOSトランジスタ12やNチャネル型MOSトランジスタ10からなる電位復帰部の駆動時間を制御する。そのため、電源電圧変化や温度変化等が発生した場合においても、全てのバイアス電位を、過不足なくしかも高速に復帰させることが出来る。しかも、各バイアス電位VIASN,VIASP毎に、基準電位発生回路24,41と、コンパレータ23,40とを配置して、バイアス電位VIASN,VIASP毎に、基準電位との比較処理を行っているので、バイアス電位O復帰操作を精度高くしかも高速に実施

することができる。

[0114]

なお、本実施形態でのNチャネル型MOSトランジスタ10とPチャネル型MOSトランジスタ12とは、Nチャネル型MOSトランジスタとPチャネル型MOSトランジスタとPチャネル型MOSトランジスタをと並列接続したCMOS型トランスファゲートでも良く、同様の効果が得られる。

[0115]

(第6の実施形態)

図8に本発明の第6の実施形態のバイアス電位発生回路の回路図を示す。本実施形態では、液晶駆動用であって液晶駆動出力数がn出力であるバイアス電位発生回路を例にして本発明を説明する。

[0116]

図8において、46はバイアス電位発生回路である。バイアス電位発生回路46はPチャネル型MOSトランジスタ2,5,7とNチャネル型MOSトランジスタ4,6,9と抵抗3とインバータ8,58と制御回路11と発振回路14とレジスタ15Aとスイッチ52,57と復帰電位発生回路47,53とにより構成される。バイアス電位発生回路46は、液晶駆動用のアンプ31(1)~31(n)内の定電流源のPチャネル型MOSトランジスタ用ゲート電位であるバイアス電位VIASPと定電流源のNチャネル型MOSトランジスタ用ゲート電位であるバイアス電位VIASNとを出力する機能を有する。32(1)~32(n),33(1)~33(n)は配線容量を表す。

[0117]

復帰電位発生回路47は、Pチャネル型MOSトランジスタ48,49とNチャネル型MOSトランジスタ51と抵抗50とにより構成される。復帰電位発生回路47は、動作時の定常状態において(VIASP = VP)となる基準電位VPを発生する機能を有する。

[0118]

復帰電位発生回路53は、Pチャネル型MOSトランジスタ54とNチャネル型MOSトランジスタ56,55とスイッチ59,60とにより構成される。復

特2002-292325

帰電位発生回路53は、動作時の定常状態において(VIASN = VN)となる基準電位VNを発生する機能を有する。

[0119]

次に、以上のように構成されたバイアス電位発生回路 4 6 のパワーセーブ状態からの復帰動作を説明する。

[0120]

まず、動作状態では、パワーセーブ信号PSが非アクティブ状態(Low)であるため、Pチャネル型MOSトランジスタ7とNチャネル型MOSトランジスタ9がオフしており、Nチャネル型MOSトランジスタ4はオンしている。また、スイッチ52,57は、制御回路11の出力信号である高速復帰信号RTが非アクティブ状態(Low)であるためにオフしている。

[0121]

このとき、Pチャネル型MOSトランジスタ2と抵抗3とNチャネル型MOSトランジスタ4との働きによって、バイアス電位VIASPが発生する。同様に、Pチャネル型MOSトランジスタ5とNチャネル型MOSトランジスタ6との働きによってバイアス電位VIASNが発生する。これらバイアス電位VIASP、VIASNは、液晶駆動用のアンプ31(1)~31(n)に供給される。

[0122]

復帰電位発生回路47においては、高速復帰信号RTが非アクティブ状態(Low)であるために、Nチャネル型MOSトランジスタ51がオフし、Pチャネル型MOSトランジスタ48がオンしている。これにより、復帰電位発生回路47は復帰電位VPとして電源電位を出力する。

[0123]

復帰電位発生回路53においては、高速復帰信号RTが非アクティブ状態(Low)であるために、スイッチ59がオフする。また、インバータ58による反転動作により高速復帰信号NRTはアクティブ状態(High)になるため、スイッチ60がオンし、Nチャネル型MOSトランジスタ56がオンし、Pチャネル型MOSトランジスタ54がオフする。そのため、復帰電位発生回路53は復帰電位VNとしてグランド電位を出力する。

[0124]

次に、パワーセーブ状態になると、パワーセーブ信号PSが"アクティブ状態 (High)になる。すると、Pチャネル型MOSトランジスタ7とNチャネル型MOSトランジスタ9がオンし、Nチャネル型MOSトランジスタ4がオフする。これにより、バイアス電位VIASPは"High"となり、Pチャネル型 MOSトランジスタ5がオフし、バイアス電位VIASNは"Low"となる。このようにして、バイアス電位VIASP,VIASNは待機電圧に移行するため、バイアス電位発生回路46内の定常電流は0になり、パワーセーブ状態となる。

[0125]

続いて、パワーセーブ状態から動作状態に移行すると、パワーセーブ信号PSが非アクティブ状態(Low)になる。すると、Pチャネル型MOSトランジスタ 9 がオフし、Nチャネル型MOSトランジスタ 2 がオンする。これにより、Pチャネル型MOSトランジスタ 2 と抵抗3とNチャネル型MOSトランジスタ 4 との働きによって、バイアス電位VIASPが所定の電位に戻ろうとする。しかしながら、アンプ31(1)~31(n)の入力容量と配線容量32(1)~32(n)とを放電する必要があり時間がかかるため、このままでは、バイアス電位VIASPが所定の電位に復帰するには時間がかかる。

[0126]

そこで、制御回路11は、発振回路14から供給されるクロック入力CLKと高速復帰元信号RT0とに基づいてパルス波形の高速復帰信号RTをアクティブ状態 (High) にする。制御回路11は、高速復帰信号RTのパルス幅(アクティブ期間)をレジスタ15Aの設定値に応じて設定する。これにより、レジスタ15Aの設定値を変動させることで、高速復帰信号RTのパルス幅(アクティブ期間)を任意に設定することができる。

[0127]

アクティブ状態になった高速復帰信号RTは、Pチャネル型MOSトランジスタ48とNチャネル型MOSトランジスタ51とのゲート電位に供給されて、ト

ランジスタ48をオフにし、トランジスタ51をオンにする。さらに、アクティブになった高速復帰信号RTはスイッチ59,52,57に供給されてスイッチ59,52,57をオンにする。

[0128]

**

さらには、インバータ58により反転処理されて非アクティブ状態(Low)になった高速復帰信号NRTはNチャネル型MOSトランジスタ56のゲート電位とスイッチ60とに供給されて、トランジスタ56とスイッチ60とをオフにする。これにより、復帰電位発生回路47,53では、復帰電位VP,VNが生成される。

[0129]

このとき、スイッチ52,57が高速復帰信号RTにより一定期間オンとなっているため、バイアス電位VIASPは復帰電位VPへ引っ張られることになる結果、バイアス電位VIASPは所定の電位に高速に復帰される。同様に、バイアス電位VIASNは復帰電位VNへ引っ張られることになる結果、バイアス電位VIASNは所定の電位に高速に復帰される。

[0130]

本実施形態は、復帰電位発生回路47,53により復帰電位発生部が構成され、スイッチ52,57により電位復帰部が構成され、レジスタ15Aにより駆動時間設定部が構成され、発振回路14と制御回路11とインバータ58とにより駆動制御部が構成される。

[0131]

本実施形態では、バイアス電位VIASPは、復帰電位発生回路47と、スイッチ52との動作によって所定の電位に復帰し、バイアス電位VIASNは、復帰電位発生回路53と、スイッチ57との動作によって所定の電位に復帰する。このように、バイアス電位それぞれに対応して復帰用の構成を設けているので、復帰に要する時間が短縮化される。

[0132]

バイアス電位発生回路 4 6 は、高速復帰信号RTのパルス幅を、レジスタ 1 5 Aの設定値に応じて可変させることが出来る。そのため、電源電圧等の条件変化

に応じてレジスタ15Aの設定値を変動させることで、最適なパルス幅を選択することが出来る。その結果、バイアス電位VIASP,VIASNを高速復帰させるために必要なスイッチ52,57のオン時間が、温度や電源電圧等の変化に応じて変動したとしても、その変動に応じたスイッチ52,57のオン時間を設定することが可能となる。これにより、電源電圧変化や温度変化等が発生した場合においても、バイアス電位VIASP,VIASNを、過不足なくしかも高速に復帰させることが出来る。

[0133]

なお、本実施形態でのスイッチ52,57,59,60はNチャネル型MOSトランジスタとPチャネル型MOSトランジスタとを並列接続したCMOS型トランスファゲートで構成されることが一般的であるが、同様の機能を有するものであれば、他の構成でも同様の効果が得られる。

[0134]

【発明の効果】

以上説明したように、本発明によれば、バイアス電位を過不足なく高速に復帰 させることが出来る。

[0135]

また、クロックを外部から供給するための端子を削除することが出来る。

[0136]

また、復帰電流や復帰電圧を任意に設定出来るので、電源電圧等の条件が変わった場合に、電位復帰部の能力変化に合わせてバイアス電位を最適に高速復帰させることが出来る。

【図面の簡単な説明】

- 【図1】本発明の第1の実施形態のバイアス電位発生回路の構成を示す回路 図である。
- 【図2】本発明の第1の実施形態のバイアス電位発生回路の動作を示すタイミングチャート図である。
- 【図3】本発明の第2の実施形態のバイアス電位発生回路の構成を示す回路 図である。

- 【図4】本発明の第2の実施形態のバイアス電位発生回路の動作を示すタイミングチャート図である。
- 【図 5】本発明の第3の実施形態のバイアス電位発生回路の構成を示す回路 図である。
- 【図 6】本発明の第 4 の実施形態のバイアス電位発生回路の構成を示す回路 図である。
- 【図7】本発明の第5の実施形態のバイアス電位発生回路の構成を示す回路 図である。
- 【図8】本発明の第6の実施形態のバイアス電位発生回路の構成を示す回路 図である。
 - 【図9】従来のバイアス電位発生回路の構成を示す回路図である。

【符号の説明】

- 1,17,18,22,29,46 バイアス電位発生回路
- 2,5,7,12,25,26,42 Pチャネル型MOSトランジスタ
- 12(1)~12(k) Pチャネル型MOSトランジスタ
- 20(1)~20(p) Pチャネル型MOSトランジスタ
- 48,49,54 Pチャネル型MOSトランジスタ
- 3,27,50 抵抗
- 4,6,9, 10,28,43,44 Nチャネル型MOSトランジスタ
- 10(1)~10(k) Nチャネル型MOSトランジスタ
- 19 (1) ~19 (m) Nチャネル型MOSトランジスタ
- 51,55,56 Nチャネル型MOSトランジスタ
- 8,13,13 (1) ~13 (k)、58 インバータ
- 11,16 制御回路
- 14 発振回路
- 15A,15B レジスタ
- 23,40 コンパレータ
- 24,41 基準電位発生回路
- 31 (1) ~31 (n) アンプ

特2002-292325

32(1)~32(n)、33(1)~33(n) 配線容量

47,53 復帰電位発生回路

52,57,59,60 スイッチ

RTO 高速復帰元信号

RT、NRT 高速復帰信号

RT (1) ~RT (k)、NRT (1) ~NRT (k) 高速復帰信号

CLK クロック入力

PS パワーセーブ信号


VBP,VBN 基準電位

VP,VN 復帰電位


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




[図6]




【図7】



【図8】



[図9]





【書類名】 要約書

【要約】

【課題】パワーセーブ後の復帰動作の高速化を図る。

【解決手段】複数のバイアス電位を、各バイアス電位毎に設定された待機電位との間で切り換えて発生させるバイアス電位発生回路において、電位復帰部10,12が発生電位を待機電位からバイアス電位に復帰させる。電位復帰部10,12の駆動制御を駆動制御部11,13,14が行い、電位復帰部10,12を各バイアス電位毎に設ける。さらに、電位復帰部10,12の駆動時間を駆動時間設定部15Aが任意に設定する。

【選択図】 図1



認定・付加情報

特許出願の番号 特願2002-292325

受付番号 50201498129

書類名特許願

担当官 第二担当上席 0091

作成日 平成14年10月18日

<認定情報・付加情報>

【提出日】 平成14年10月 4日



出願人履歴情報

識別番号

[000005821]

1. 変更年月日

1990年 8月28日

[変更理由]

新規登録

住 所

大阪府門真市大字門真1006番地

氏 名

松下電器産業株式会社